摘要：台湾 新竹, Oct. 13, 2026 (GLOBE NEWSWIRE) -- ASIC设计服务暨IP研发领导厂商智原科技（Faraday Technology Corporation）今日推出MIPI C/D Combo PHY IP解决方案。这个在联电14nm FinFET工艺成功通过硅验证的IP为视......

台湾 新竹, Oct. 13, 2026 (GLOBE NEWSWIRE) -- ASIC设计服务暨IP研发领导厂商智原科技（Faraday Technology Corporation）今日推出MIPI C/D Combo PHY IP解决方案。这个在联电14nm FinFET工艺成功通过硅验证的IP为视觉AI、机器视觉、智能影像及其他需要高效能镜头与传感器的先进SoC应用，提供具有高成本效益的高速连接解决方案。

为满足市场对智能感测应用日益增长的需求，智原进一步扩展其在联电14纳米 FinFET平台的MIPI C/D Combo PHY IP产品组合。这次新推出的IP同时支持MIPI C-PHY v2.0，速度达到每trio 3.0 Gsps，以及D-PHY v2.5，每通道达4.5 Gbps，并提供可弹性扩充的配置，以满足多元的带宽需求。通过在两种协议间共享脚位（pins）、数字逻辑、I/O缓冲区、PLLs及校准电路（calibration circuits），这个Combo PHY架构缩减超过30%的IP晶粒面积，同时简化高速数据传输所需的PCB布局与电路板设计。

智原MIPI C/D Combo PHY IP的双协议架构可透过C-PHY实现高效能影像传输，并利用D-PHY支持低功耗或待机运作。为提升高带宽数据接收时的讯号稳定度，D-PHY接收器整合了高速去偏斜校准（de-skew calibration）技术。同时，内建自我测试功能（BIST）可支持两种协议，简化量产测试流程并降低测试成本。此外，这个IP支持交替低功耗模式（ALP），提供低活动状态下进一步降低能耗的选择。

智原科技营运长林世钦表示：「边缘AI与车用智能感测带动市场对高效能、低功耗影像传输连接技术的需求。智原已通过硅验证的MIPI C/D Combo PHY IP 具备更高的弹性与功耗效率，可支持新一代智能感测方案。结合完整的联电IP产品组合、基于Arm架构的SoC整合能力，及ASIC专业技术，智原能有效协助客户简化系统开发、减少测试工作与风险，并加速产品上市时程。」

关于智原科技 
智原科技（Faraday Technology Corporation, TWSE: 3035）以提供造福人类、支持永续发展的芯片为使命，发展完整的ASIC解决方案，包含2.5D/3D先进封装、Arm Cortex-A、R、M、A720AE、Neoverse CSS 整合与硬核化服务、FPGA-Go-ASIC与芯片实体设计服务。同时，智原拥有丰富的硅智财数据库，涵盖I/O、Cell Library、Memory Compiler、Arm-compliant CPUs、DDR/LPDDR、MIPI D-PHY、V-by-One、USB、Ethernet、SATA、PCIe，及可程序设计高速SerDes等数百个外围讯号IP。更多信息，请浏览智原科技网站www.faraday-tech.com或关注微信号faradaytech。

媒体联络
Evan Ke 柯奕帆
+886.3.5787888 ext. 88689
evan@faraday-tech.com